Leistungen / Elektronikfertigung
Ideambox spezifiziert die Platine, koordiniert die Firmware und bringt sie mit einem Elektronikentwicklungspartner unter Rahmenvertrag in die Produktion. PCB-Fertigung und PCBA-Bestückung laufen über Produktionspartner, mit denen wir seit über 15 Jahren arbeiten, gegen ein Paket, das wir schreiben: Lagenaufbau, Schablone, Testvorrichtung, BOM, freigegebene Lieferantenliste und ein Manufacturing Test Mode, den die Linie tatsächlich nutzt.
Ideambox führt die Produktion aus. Die Linien gehören uns nicht. PCB-Fertigung und PCBA-Bestückung laufen über Produktionspartner, mit denen wir seit über 15 Jahren arbeiten — unter anderem Spritzguss und PCB-Herstellung —, sodass die Platine und das Gehäuse, in dem sie sitzt, aus einem Programm kommen, auf einem Revisionsstand, gegen einen Zeichnungssatz. Niemand bekommt einen Kontakt gereicht und verhandelt seine Toleranzen dann selbst.
Schaltplan, Layout und Firmware bleiben bei dem Team, dem das Produkt gehört, gestützt von einem Elektronikentwicklungspartner unter Rahmenvertrag. Das ist Kapazität ohne Subunternehmerkette: Der Ingenieur, der den Lagenaufbau festgelegt hat, beantwortet die DFM-Rückfrage des Leiterplattenherstellers, und der Ingenieur, der den Manufacturing Test Mode geschrieben hat, antwortet, wenn eine Station anfängt, Einheiten auszusortieren.
Gerber-Daten in einem CAM-Viewer geprüft, eine Bohrdatei, die zum Design passt, Pick-and-Place mit X, Y und Drehung je Bauteil, die BOM im Format des Bestückers, eine Bestückungszeichnung mit den kritischen mechanischen Merkmalen, die Schablonendatei, ein Testpunktbericht für ICT, der Nutzenaufbau (V-Ritzung, Stege, Mouse-Bites) sowie Lötstopplack- und Bestückungsdruckdaten. Angebote gegen dieses Paket sind vergleichbar. Ein Angebot gegen eine gezippte CAD-Datei ist eine Schätzung, aus der eine Änderungsforderung wird.
Taiwan ist der Engineering-Standort für PCBA und IP-sensible Elektronik: Erstproduktion in 35–60 Tagen, MOQs ab 100–1 000 bei Elektronik und kein Zoll nach Section 301 für US-Importeure. Festlandchina iteriert schneller und sitzt tiefer in der Bauteil-Lieferkette: Erstproduktion in 30–45 Tagen, MOQ 500–2 000. Eine übliche 4-lagige PCBA mit 50 Bauteilen liegt als Benchmark bei $3–7 in China und $4–8 in Taiwan. Die Entscheidung fällt je Platine, gegen Stückzahl und IP-Exponierung, nicht einmal für das ganze Unternehmen.
Übergabe vom Prototyp in die Produktion
Eine EVT-Platine, die sich auf dem Labortisch ordentlich verhält, hat die Architektur nachgewiesen. Sie hat nicht nachgewiesen, dass sich ein Nutzen davon fertigen, bestücken, testen und ausliefern lässt. Zwischen beidem liegt eine feste Liste von Freigaben, jede mit Verantwortlichem und Termin, geschlossen bevor die Fertigung gebucht wird, statt beim Erstmuster entdeckt.
Vier Lagen — Signal, Masse, Versorgung, Signal — sind der Arbeitsstandard für alles mit einem schnellen Bus: eine durchgehende Massefläche direkt unter der oberen Signallage und ein zur Mitte symmetrischer Aufbau, damit sich die Platine im Reflow nicht verzieht. Wir geben dem Leiterplattenhersteller die Impedanzziele und die Lagen, für die sie gelten — 50 Ω single-ended, 90 Ω differenziell für USB, 100 Ω für Ethernet und LVDS — und überlassen ihm Leiterbahnbreite und -abstand für sein tatsächliches Laminat. Laminat, Kupferstärke (1 oz Standard, 2 oz wo der Strom es verlangt), Oberfläche (HASL aus Kostengründen, ENIG für die Ebenheit bei feinem Raster), Mindestbreite und -abstand sowie Bohrungs-Aspektverhältnis stehen in den Fertigungshinweisen, nicht in einem E-Mail-Verlauf.
Bestückungs-DFM ist eine eigene Prüfung neben dem Fertigungs-DFM, und es ist die, die übersprungen wird. Ein halber Millimeter zwischen SMD-Bauteilen, ein Millimeter überall dort, wo ein Lötkolben für Nacharbeit hinkommen muss. Drei globale Passmarken, lokale Passmarken bei allem ab 0402 abwärts und an jedem BGA. Testpads von 1.0 mm Durchmesser auf einem 2.54 mm Raster, mindestens eines je Netz, damit die ICT-Vorrichtung auch wirklich erreicht, was der Testplan zu erfassen behauptet. Sperrflächen von 1 mm an Steckern, 2 mm an Antennen, 3 mm um Abschirmhauben. Dann die Schablone — ein Verbrauchsteil für $30–150, das darüber entscheidet, ob der erste Nutzen mit Lotbrücken von der Linie kommt. Ihre Öffnungen werden auf die Pads abgestimmt und nicht auf dem Standardwert belassen.
MTM ist der Firmware-Modus, mit dem die Produktionslinie jede Einheit verifiziert, und es ist die Funktion für Serienreife, die am häufigsten zu spät kommt, um noch zu nützen. Wir schreiben die dreizehnstufige Sequenz zuerst: Chip-ID, Versorgungsspannungen auf ±5 % gemessen, LEDs, jeder Taster innerhalb von 30 s erfasst, I/O-Durchgang, UART- / SPI- / I²C-Loopback, ein RF-Beacon mit RSSI-Fenster, eine Sensormessung unter bekannten Bedingungen, dann Kalibrierung je Einheit, Seriennummer, MAC und Region einmalig geschrieben, und Lockout. Jede Stufe schreibt strukturiertes Pass/Fail in das Vorrichtungsprotokoll, und der vollständige Durchlauf dauert unter 30 Sekunden je Platine statt fünf Minuten. Die Auslieferungs-Firmware hat MTM deaktiviert, die Wiederherstellung liegt hinter JTAG. Production, Manufacturing, Debug und Engineering sind getrennte signierte Builds, kein einzelnes Image mit einem Flag.
EMC ist überwiegend Schleifenfläche. Eine durchgehende Referenzfläche unter jeder schnellen Leiterbahn, ohne Schlitz, der umfahren werden muss, 100 nF an jedem IC-Versorgungspin, ein Filter und eine Gleichtaktdrossel an jedem Kabeleintritt, langsamere Flanken überall dort, wo Geschwindigkeit nichts bringt, 360°-Schirmanbindungen statt Pigtails und ein TVS mit Serienimpedanz an jedem offenliegenden Port — am Stecker geklemmt, mit kurzem Pfad zum Gehäuse statt durch die Platine. ESD wird nach IEC 61000-4-2 Stufe 4 ausgelegt: ±8 kV Kontakt, ±15 kV Luft. Ein Pre-Compliance-Scan in einer 3-Meter-Absorberhalbraumkammer bringt Oberwellen 6–10 dB früher ans Licht, vor dem formalen Lauf gegen EN 55032 und FCC Part 15, für €1.5–3k statt €8–15k für einen vollständigen Nachtest, nachdem die Platinen gebaut sind.
Jede Zeile trägt die siebzehn Felder, mit denen sie kalkuliert, bestellt, vereinnahmt und rückverfolgt werden kann: Hersteller und MPN, Distributor-Nummer, Lebenszyklusstatus, aktuelle Lieferzeit, MOQ, eine Second-Source-MPN und ein Kritisch-Kennzeichen für alles, was die Linie stoppt, wenn es fehlt. Der Lebenszyklus wird geprüft und nicht angenommen — NRND gibt typischerweise 6–24 Monate Vorwarnung, ein Last Time Buy 90–180 Tage. A-Teile sind rund 10 % der Zeilen und 70 % der Kosten, also bekommen sie eine monatliche Prüfung und eine verpflichtende Second Source. Übliche Lieferzeiten liegen bei 4–12 Wochen und dehnen sich in einer Allokationsphase auf 16–52 aus; gegen diese Streuung wird der Sicherheitsbestand ausgelegt.
Eine Second Source wird qualifiziert, bevor sie gebraucht wird: Datenblattabweichungen dokumentiert, Drop-in gegen Hardwarevariante entschieden, Muster im tatsächlichen Produkt verifiziert und ein Nachweislauf über 100 Einheiten, bevor eine dritte Quelle überhaupt in die Nähe der Produktion kommt. Die freigegebene Lieferantenliste hält alles davon fest, samt Auflagen, wo welche gelten. Eingekauft wird bei autorisierten Distributoren, mit Konformitätsbescheinigung samt Date Code, Los und Fab-ID. Unabhängige Kanäle sind ausschließlich für EoL-Teile, und dann geprüft per Röntgen, Decap oder Funktionstest zu rund $500–2 000 je Los. Ein Preis 30 % unter Markt ist das erste Fälschungssignal, kein Verhandlungserfolg.
Umfang des Baus
Starres FR-4 ab zwei Lagen, üblicher Ausgangspunkt ist ein impedanzkontrollierter 4-Lagen-Aufbau. Laminat, Kupferstärke, Oberfläche, Klasse und die Impedanztabelle werden zusammen mit den Gerber-Daten und der Bohrdatei freigegeben, damit der Leiterplattenhersteller eine Spezifikation kalkuliert und keine Auslegung.
SMT und Durchsteckmontage gegen eine freigegebene Schablone, Pick-and-Place-Datei und Bestückungszeichnung. Das Erstmuster wird verifiziert, bevor die Nutzenzahl steigt, der Manufacturing Test Mode läuft auf jeder Einheit, und die Testvorrichtung wird validiert, damit sie Charge um Charge dieselben Fehler findet, bevor Serie freigegeben wird.
Dasselbe Programm reicht bis zu den Spritzgussteilen, in denen die Platine sitzt, über Spritzgusspartner derselben fünfzehnjährigen Bindung. PCB-Umriss, Befestigung, Steckerzugang, Antennen-Sperrfläche und Montagereihenfolge werden einmal geklärt, statt zwischen zwei Lieferanten neu verhandelt zu werden, die nie miteinander gesprochen haben.
Das Partnermodell
Der Bau liegt bei Partnern: Partner für Spritzguss und PCB-Herstellung seit mehr als fünfzehn Jahren, ein Elektronikentwicklungspartner unter Rahmenvertrag und ein Sourcing-Partner in Taiwan, mit dem wir regelmäßig arbeiten. Was nicht wandert, ist die technische Verantwortung. Die Spezifikation, nach der der Partner baut, schreiben wir, und die Prüfung, die bestätigt, dass danach gebaut wurde, führen wir durch.
Qualitätsplan und Hochlauf
Eine Serieneinheit wird von beiden Seiten unterschrieben und datiert und an zwei Orten aufbewahrt: eine in der Produktion, eine bei Ihnen. Alles danach wird gegen diese Einheit gemessen und nicht gegen ein Rendering oder die Erinnerung an den EVT-Bau. Der Prüfplan wird dagegen geschrieben — AQL-Stufen nach ISO 2859-1 Level II, kritisch bei 0 %, Hauptfehler bei 2.5 %, Nebenfehler bei 4.0 %, mit einem Fehlerkatalog aus Fotos statt aus Adjektiven. Ein Los von 3 201–10 000 Einheiten zieht eine Stichprobe von 200 Stück: zehn Hauptfehler annehmen, elf zurückweisen. Die Vorversandprüfung läuft gegen diesen Plan, bevor die Charge geht, und der Bericht beantwortet Ihre Kriterien, nicht die der Linie.
Zugehörige Referenzdokumente
Sauberkeit im Schaltplan, Wahl des Lagenaufbaus, Entkopplung, Signalintegrität, EMC-gerechtes Layout und die DRC- und DFM-Regeln, die vor der Fertigung der Platine festgelegt werden.
IDB-STK-046Gängige Lagenaufbauten, Microstrip gegenüber Stripline, Zielwerte 50 / 90 / 100 Ω, Rückstrompfade und was in die Fertigungshinweise gehört.
IDB-FWA-020Boot- und OTA-Architektur, die dreizehnstufige Manufacturing-Test-Mode-Sequenz, Lockout und die Grundanforderungen aus EU CRA / UK PSTI.
IDB-ESD-049Erdung und Rückstrompfade, Filterung und Entkopplung, Layout, TVS an offenliegenden I/O, Kabel und Schirmung — die Checkliste vor dem Labor.
IDB-BOM-005Die BOM mit siebzehn Spalten, Lebenszyklusstatus, Second-Source-Qualifizierung, MOQ-Ökonomie, Fälschungssignale. Inklusive XLSX-BOM-Vorlage.
IDB-RMP-021Gate-Kriterien vom Pilot zur Serie, Ziele für die Ausbeutesteigerung, Vorrichtungsvalidierung, Bedienerschulung und Kapazitätsplanung für die ersten Wochen der Serie.
Es gibt kein Standardpaket und keine Preisliste, weil sich der Zuschnitt der Arbeit mit dem Produkt ändert. Was freigegeben ist, wie viele Lieferanten ein Bau braucht, ob Werkzeuge existieren, die erste Produktionsmenge und der Termin, den sie treffen muss — all das verschiebt den Umfang, und zwar erheblich. Umfang und kaufmännische Bedingungen werden je Projekt schriftlich vereinbart, bevor irgendetwas beginnt.
Schicken Sie das Zeichnungspaket, die BOM sofern vorhanden, die Stückzahl und den Termin. Das genügt, um zurückzumelden, was die Arbeit umfasst.
Schicken Sie Schaltplan, BOM und Stückzahl, und wir sagen Ihnen, was geschlossen sein muss, bevor ein Leiterplattenhersteller oder ein Bestücker sauber kalkulieren kann.