跳至內容
選單
首頁
服務
產品策略與流程
工業設計與機構
電子開發
原型製作與製造
認證與法規符合
創辦人顧問服務
資源
機械工程工具
電子工程工具
軟體工程工具
所有工程工具
下載
硬體筆記
專案
關於我們
聯絡我們
開始專案
←
All tools
←
TOOL
IDB-SWE-012
→
I²C / SPI
速度預算
僅限桌機
工程工具僅在桌機螢幕上提供。
I²C / SPI 速度預算
有效吞吐量對比目標取樣率。計入額外負擔、ACK 位元、起始/停止與暫存器選擇。
交易配置
I²C 400 kHz
SCL / SDA
S
start
ADDR · R/W
8 bits
A
ack
REG ADDR
8 bits
A
DATA × N + ACK
N × 9 bits
P
stop
CS / SCK / MOSI
CS↓
assert
DATA × N (8 bits / byte)
N × 8 bits, no ACK
CS↑
release
tx — µs
BUS UTILISATION (1 s)
— %
50%
80%
—
匯流排
I²C 100 kHz (standard)
I²C 400 kHz (fast)
I²C 1 MHz (fast+)
I²C 3.4 MHz (HS)
SPI 1 MHz
SPI 10 MHz
SPI 25 MHz
SPI 50 MHz
酬載
位元組/交易
更新速率
Hz
匯流排上的裝置數
工程筆記
I²C 額外負擔
每位元組 9 位元(8 位元資料 + 1 位元 ACK)。
起始 + 位址 + 暫存器選擇 + 重新起始 + 重複位址 ≈ 每筆交易約 30 個位元。
標示的匯流排速度為 SCL 週期 — 實際資料速率低於其 80%。
Clock stretching: a slave may hold SCL low after any byte, inflating real transaction time.
SPI
無 ACK 位元 — 額外負擔僅為 CS 切換(約 1 位元組時間)。
全雙工;有效吞吐量 = 每次傳輸位元組數 × 頻率 / 8。
採用 DMA 的 SPI 在傳輸期間 CPU 可空出 — 確認周邊是否支援鏈結傳輸。
結果
即時