跳到内容
菜单
首页
服务
产品策略与流程
工业设计与机械
电子开发
原型制作与制造
认证与合规
创始人顾问服务
资源
机械工程工具
电子工程工具
软件工程工具
所有工程工具
下载
硬件笔记
项目
关于我们
联系我们
启动项目
←
All tools
←
TOOL
IDB-SWE-012
→
I²C / SPI
速率预算
仅限桌面端
工程工具仅在桌面端屏幕上提供。
I²C / SPI 速率预算
有效吞吐量与目标采样率对比。计入开销、ACK 位、起始/停止位和寄存器选择。
事务布局
I²C 400 kHz
SCL / SDA
S
start
ADDR · R/W
8 bits
A
ack
REG ADDR
8 bits
A
DATA × N + ACK
N × 9 bits
P
stop
CS / SCK / MOSI
CS↓
assert
DATA × N (8 bits / byte)
N × 8 bits, no ACK
CS↑
release
tx — µs
BUS UTILISATION (1 s)
— %
50%
80%
—
总线
I²C 100 kHz (standard)
I²C 400 kHz (fast)
I²C 1 MHz (fast+)
I²C 3.4 MHz (HS)
SPI 1 MHz
SPI 10 MHz
SPI 25 MHz
SPI 50 MHz
有效载荷
字节/事务
更新速率
Hz
总线上的设备数
工程笔记
I²C 开销
每字节 9 位(8 位数据 + 1 位 ACK)。
起始 + 地址 + 寄存器选择 + 重新起始 + 重复地址 ≈ 每次事务约 ~30 位。
标称总线速率是 SCL 周期——实际数据速率低于其 80%。
Clock stretching: a slave may hold SCL low after any byte, inflating real transaction time.
SPI
无 ACK 位——开销仅为 CS 翻转(约 1 个字节时间)。
全双工;有效吞吐量 = 每次传输字节数 × 频率 / 8。
对于基于 DMA 的 SPI,传输期间 CPU 处于空闲状态——确认你的外设是否支持链式传输。
结果
实时