Ordinateur uniquement

Les outils d'ingénierie ne sont disponibles que sur écran d'ordinateur.

Débit en bauds UART

Valeur UBRR / du diviseur, débit en bauds réel et erreur d'horloge à partir de l'horloge du MCU et du débit visé. Restez sous 2 % d'erreur pour un UART asynchrone fiable.

Chaîne de division d'horloge temps de bit — µs

Horloge MCU Hz

Débit visé bps

Suréchantillonnage

Décalage de registre

Notes d'ingénierie

Formule

UBRR = fclk / (OSR × baud) − offset
actual = fclk / (OSR × (UBRR + offset))
error = (actual − target) / target × 100

Objectifs d'erreur

<0,5 % : parfaitement stable, même en température.
0,5–2 % : acceptable pour les trames courtes à température ambiante.
>2 % : les erreurs de trame sont probables — choisissez une autre horloge ou utilisez un diviseur de bauds fractionnaire.
Les horloges à quartz surpassent les RC internes pour la fiabilité série.

Résultat

En direct