Nur Desktop

Engineering-Tools sind nur auf Desktop-Bildschirmen verfügbar.

I²C / SPI Geschwindigkeitsbudget

Effektiver Durchsatz vs. Ziel-Abtastrate. Berücksichtigt Overhead, ACK-Bits, Start/Stopp, Registerauswahl.

Transaktionslayout I²C 400 kHz

Bus

Nutzlast Bytes/Transaktion

Aktualisierungsrate Hz

Geräte am Bus

Engineering-Notizen

9 Bit pro Byte (8 Daten + 1 ACK).
Start + Adresse + Register-Auswahl + Restart + wiederholte Adresse ≈ ~30 Bit pro Transaktion.
Die angegebene Busgeschwindigkeit ist die SCL-Periode — die tatsächliche Datenrate liegt bei <80% davon.
Clock Stretching: Ein Slave kann SCL nach jedem Byte auf Low halten und so die reale Transaktionszeit verlängern.

Keine ACK-Bits — der Overhead ist nur das CS-Toggle (~1 Byte-Zeit).
Vollduplex; nutzbarer Durchsatz = Bytes pro Transfer × Frequenz / 8.
Bei DMA-basiertem SPI ist die CPU während des Transfers frei — prüfen Sie, ob Ihre Peripherie verkettet.

Live